SOFTWARE EMBEBIDO

DIRECTOR: Ing.Gery Bioul

FECHA DE INICIO: 2005

UNIDAD ACADÉMICA:  Facultad de Ingeniería

TEMÁTICA ABORDADA

Ciencias de la computación, diseño lógico, aritmética de computadores, sistemas embebidos, diseño de circuitos integrados programables, aplicaciones.

RESEÑA

Este grupo de investigación orienta su trabajo a la investigación y diseño de circuitos aritméticos en FPGA (Field Programmable Gate Array), Gate arrays y ASIC (simulación) para funciones aritméticas no-triviales. Ha desarrollado sus actividades en los proyectos “Unidades Aritméticas Lógicas Embebidas, Primera y Segunda Parte” con la participación de investigadores dela Universidad Autónomade Madrid (España) y dela Universidad Rovirai Virgili de Tarragona (España).

En la actualidad están iniciando su tercer proyecto de I+D: “Algoritmos de procesamiento de imágenes embebidos en FPGA”.

Proyecto de I+D: Unidades Aritméticas Lógicas Embebidas (2005 – 2007)

Objetivos: Realizar unidades aritméticas en FPGA, con circuitos específicos para operaciones especiales como exponenciales, logarítmicas y trigonométricas de alta prestaciones en tiempo y precisión.

Principales resultados obtenidos: Varias características de performances de las implementaciones publicadas en congresos y revistas presentan mejoras sustanciales con respecto al estado del arte del momento en la disciplina. Especialmente con respecto a la velocidad de ejecución de las operaciones. Ideas novedosas han sido presentadas capturando los avances de las tecnologías en FPGA (en particular Xilinx). Con respecto a recursos humanos los investigadores formados y séniores del grupo capacitaron exitosamente a jóvenes investigadores, algunos de ellos desarrollando tesis (trabajo final de carrera). Un libro ha sido publicado y ya es autoridad en el rubro: es presente en todas la bibliotecas de las grandes universidades de los cuatro continentes. Es referencia en algunos cursos (grado y postgrado)  de aritmética de computadoras en varias universidades de prestigio tales como Stanford USA.

Proyecto de I+D: Unidades Aritméticas Lógicas Embebidas II (2008 – 2010)

Objetivos: Realizar unidades aritméticas en FPGA, con circuitos específicos para operaciones especiales como exponenciales, logarítmicas y trigonométricas de alta prestaciones en tiempo y precisión.

Principales resultados obtenidos: En la línea del proyecto anterior, varias características de performances fueron mejoradas. Tanto en velocidad de ejecución de las operaciones como en consumo de hardware (slices). Más ideas novedosas han sido presentadas siempre en línea con los avances de las tecnologías en FPGA (en particular Xilinx). Con respecto a recursos humanos los investigadores novenes tomaron más madurez y participaron más activamente en la producción de ideas, en las implementaciones prácticas y en las publicaciones en congreso. Culminó la realización de la tesis (nota 10). Uno de los tesistas, Ing. Schenini, siendo ahora becado para cursar el doctorado enla Universidad Rovira i Virgili de Tarragona España.

Proyecto de I+D: Algoritmos de procesamiento de Imágenes embebidos en FPGA (2010 – 2012)

Objetivos: Desarrollo de plataformas para sistemas de visión embebidos en FPGAs de Xilinx.

Principales resultados esperados: El proyecto se inicia por la implementación en circuitos reconfigurables de unas funciones aritméticas claves en la resolución de problemas de procesamiento de imágenes. A término se espera reemplazar la mayoría de las implementaciones software de los algoritmos por implementaciones en FPGA. o sea por hardware; las mejoras en performances, especialmente velocidad, anticipan aplicaciones de mayor alcance de las actuales.

INTEGRANTES DEL GRUPO DE INVESTIGACIÓN

• Ing.Gery Bioul(Investigador SN I)
• Dr. Jean Pierre Deschamps (Investigador Titular UFASTA)
• Dr. Elías Todorovich (Investigador Titular UFASTA)
• Ing.Martín Vázquez(Auxiliar de Investigación Graduado UFASTA)
• Ing.Ezequiel Cozzolino(Auxiliar de Investigación Graduado UFASTA)
• Sr.Juan Manuel Schenini(Auxiliar de Investigación Alumno UFASTA)
• Sr. Fernando Ferrara (Auxiliar de Investigación Alumno UFASTA)

Colaboradores

• Dr. Gustavo Sutter(Universidad Autónoma de Madrid, España)
• Mg. Marcelo Tosini (Investigador SN III)

PUBLICACIONES NACIONALES

• “Circuito de implementación de un algoritmo de cálculo de logaritmos usando una función de normalización por desplazamiento y sum”. [Géry J. A. Bioul,Martín Vázquez, Héctor N. Acosta, Martín Oriol]. Congreso Argentino DeLa Ciencia DeLa Computación2007 (Cacic) Julio 2007
• Step Skipping Acceleration Techniques on Recursive Logical Circuits.Practical implementations on FPGA. [Gery Bioul,Martín Vazquez]. Congreso Argentino DeLa Ciencia DeLa Computación2008  (Cacic).La Rioja, Argentina. Octubre 2008  
• Síntesis de multiplicador BCD de un dígito sobre FPGA. [Géry J. A. Bioul ,Martín Vazquez,Ezequiel Cozzolino, Fernando Ferrara,Juan Manuel Schenini]. Congreso de Microelectrónica Aplicada 2010. Buenos Aires, Argentina. Julio 2010

PUBLICACIONES INTERNACIONALES

• “Hardware implementation of decimal arithmetic”. [G. Bioul, J.-P. Deschamps].

XV Congreso Internacional Iberchip. Buenos Aires, Argentina. Marzo 2009

• “Decimal addition in FPGA”. [G. Bioul, M. Vazquez, J.-P. Deschamps, G. Sutter]. V Southern Programmable Logic Conference (SPL).São Carlos, Brasil. Abril 2009
• “Decimal addition in FPGA”. [G. Bioul, M. Vazquez, J.-P. Deschamps, G. Sutter]. Special issue of the International Journal of Reconfigurable Computing (IJRC) 2009
• “Decimal adder/subtractors in FPGA: Efficient 6-input LUT implementations”. [M. Vazquez, G. Sutter, G. Bioul, J.-P. Deschamps]. International conference on Reconfigurable Computing and FPGAs (ReConFig09),Cancun, México. Diciembre 2009
• “FPGA implementations of BCD multipliers”. [G. Sutter, E. Todorovich, G. Bioul, M. Vazquez, J.-P. Deschamps]. V International Conference on Reconfigurable Computing and FPGAs (ReConFig09).Cancun, México. Diciembre 2009.
• “High Speed FPGA 10’s complement adders-subtractors”. [G. Bioul, M. Vazquez, J-P Deschamps G. Sutter]. International Journal of Reconfigurable Computing (IJCR), ISSN:  1687-7195, e-ISSN: 1687-7209   doi:10.1155/IJRC, 2010.
• Speckle Signal Processing through FPGA”. [Todorovich, E; Vazquez, M.; Cozzolino, E.; Bioul, G:] Aceptadocomoposter en ReCoSoc 2011.MontPellier, Francia. Junio 2011
• “Gabor Filters Implementation on FPGAs” . [Schenini, Juan M.; Deschamps, Jean Pierre; Puig, Domenec;  Melendez, Jaime]. Aceptado y publicado en los proceedings de las XI Jornadas de Computación Reconfigurable y Aplicaciones.Tenerife, España. Setiembre 2011

PARTICIPACIÓN EN COMITÉS CIENTÍFICOS

• Gery Bioul. Integrante del comité científico del Xv Congreso Internacional Iberchip (Marzo 2009)
• Jean Pierre Deschamps y Gustavo Sutter. Integrante del comité científico de las III Jornadas Argentinas de Vinculación Universidad – Industria.  Mar del Plata, Argentina. Agosto 2009

PRESIDENCIA DE CONGRESOS, SIMPOSIOS Y TALLERES

• Gery Bioul. Chair de las III Jornadas Argentinas de Vinculación Universidad – Industria.  Mar del Plata, Argentina. Agosto 2009

VINCULACIÓN CON OTRAS UNIVERSIDADES Y CENTROS DE I+D

• Universidad Nacional del Centro dela Provinciade Buenos Aires (Tandil, Argentina)
• Universidad Autónoma de Madrid (España)
• Universidad Rovira i Virgili (Tarragona, España)
• IBERCHIP (Miembro 8114-1)

ASISTENCIA A CONGRESOS, SIMPOSIOS Y TALLERES NACIONALES

• Congreso Argentino de Ciencias dela Computación2007 (Cacic) Julio 2007
• Congreso Argentino de Ciencias dela Computación2008  (Cacic).La Rioja, Argentina. Octubre 2008  
• III Jornadas Argentinas de Vinculación Universidad – Industria.  Mar del Plata, Argentina. Agosto 2009
• Congreso de Microelectrónica Aplicada 2010. Buenos Aires, Argentina. Julio 2010

ASISTENCIA A CONGRESOS, SIMPOSIOS Y TALLERES INTERNACIONALES

• XV Congreso Internacional Iberchip. Buenos Aires, Argentina. Marzo 2009
• V Southern Programmable Logic Conference (SPL).São Carlos, Brasil. Abril 2009
• V International conference on Reconfigurable Computing and FPGAs (ReConFig09), Cancun, México. Diciembre 2009
• 19^th international conference on Field Programmable Logic and Applications. Praga, Czech Republic. Setiembre 2009

ATENEOS DE INVESTIGACION UNIVERSIDAD FASTA

• Presentación del Proyecto “Implementation of Arithmetic Unit in FPGA”. G. Bioul, N. Acosta, R. Borgonovo, M. Oriol. Mar del Plata, Argentina. Diciembre 2005
• Presentación del Proyecto “Unidades Aritméticas lógicas embebidas. Control de semáforo por FPGA. Implementación FPGA de un sistema de semáforo”. M. Oriol, N. Acosta, M.Vazquez, R. Borgonovo, G. Bioul. Mar del Plata, Argentina. Diciembre 2006
• Presentación del Proyecto “Algoritmos de procesamiento de imágenes embebidos en FPGA”. Mar del Plata, Argentina. Diciembre 2011

LIBROS EDITADOS

• “Synthesis of Arithmetic Circuits, – ASIC, FPGA, Embedded Systems”. [Bioul, Gery – Deschamps, J.P – Sutter, Gustavo]. John Wiley & Sons, New-York, February 2006

ISBN-13 978-0471-68783-2

Facultad de Ingeniería

Sedes San Vicente de Paul

Gascón 3145

fi@ufasta.edu.ar